zhang1998 发表于 2021-11-18 13:33:22

《设计与验证：Verilog HDL》

https://bbs.eetop.cn/data/attachment/forum/202101/22/090948llxjpq1ex77xoxjx.png

本帖最后由 Chen_陈某人 于 2021-1-22 10:56 编辑

https://bbs.eetop.cn/data/attachment/forum/202101/22/090948llxjpq1ex77xoxjx.png

吴继华著；



下载连接：链接：https://pan.baidu.com/s/1P7IlWCZQJjr_Kyz42PRLHA
提取码：**** Hidden Message *****
复制这段内容后打开百度网盘手机App，操作更方便哦--来自百度网盘超级会员V3的分享

eefocus_3898144 发表于 2024-8-21 09:00:23

链接失效了，:'(

eefocus_3898144 发表于 2024-8-21 08:59:40

FPGA新手，刚学verilog 谢谢分享

菜鸟-374691 发表于 2024-6-5 09:52:43

过期了

菜鸟-374691 发表于 2024-6-5 09:51:50



谢谢楼主的分享

明月清风_a40715 发表于 2024-4-23 21:33:34

数字IC,多谢多谢

colcol 发表于 2024-3-22 23:42:11

多谢分享            

jimcmwang 发表于 2023-7-3 12:43:26

如果您要查看本帖隐藏内容请回复

ryo0805 发表于 2023-6-1 10:34:59

谢谢分享！！！！！！

胖胖_a41719 发表于 2023-5-28 19:42:06

谢谢分享
页: [1] 2
查看完整版本: 《设计与验证：Verilog HDL》

Baidu
map