论坛首页 › FPGA/DSP › PLL模型（包括doc,.v.vhd.lef.lib.testbench）

zhang1998 发表于 2021-11-23 10:24:31

PLL模型（包括doc,.v.vhd.lef.lib.testbench）

ParthusCeva 的 基于TSMC0.18um的 PLL 模型
包括行为级模型的verilog和Vhdl代码及tesebench
还有后端所需要的lib，lef。
包含datasheet。

查看完整版本: PLL模型（包括doc,.v.vhd.lef.lib.testbench）