zhang1998 发表于 2021-11-23 12:17:23

自动生成CRC功能的Verilog源码

自己在做PHY接口的设计时，FCS（Frame Check Sequence）模块需要一个8-bit输入的CRC校验，努力google,终于找到一个现成的。Perl脚本，自动生成源码，可调整输入位宽，多项式系数。很方便，如果你恰好需要
页: [1]
查看完整版本: 自动生成CRC功能的Verilog源码

Baidu
map