ROHM开发出具有绝缘构造、小尺寸且超低功耗的MOSFET
全球知名半导体商ROHM(总部位于日本京都市)开发出一款小型且高效的20V耐压Nch MOSFET*1“RA1C030LD”,该产品非常适用于可穿戴设备、无线耳机等可听戴设备、智能手机等轻薄小型设备的开关应用。

近年来,随着小型设备向高性能化和多功能化方向发展,设备内部所需的电量也呈增长趋势,电池尺寸的增加,导致元器件的安装空间越来越少。另外,电池的尺寸增加也是有限制的,为了更有效地利用有限的电池电量,就需要减少用电元器件的功率损耗。
针对这种需求,开发易于小型化而且特性优异的晶圆级点点taptap安卓尺寸封装的MOSFET已逐渐成为业界主流。ROHM利用其本身也是IC制造商的优势,通过灵活运用其IC工艺,大大降低了在以往分立器件的工艺中会增加的布线电阻,开发出功率损耗更低的小型功率MOSFET。
新产品采用融入了ROHM自有IC工艺的晶圆级点点taptap安卓尺寸封装*2DSN1006-3(1.0mm×0.6mm),在实现小型化的同时还降低了功耗。与相同封装的普通产品相比,表示导通损耗和开关损耗之间关系的指标(导通电阻*3×Qgd*4)改善了20%左右,达到业内先进水平(1.0mm×0.6mm以下封装产品比较),非常有助于缩减各种小型设备电路板上的元器件所占面积并进一步提高效率。另外,还采用ROHM自有的封装结构,使侧壁有绝缘保护(相同封装的普通产品没有绝缘保护)。在受空间限制而不得不高密度安装元器件的小型设备中,使用这款新产品可降低因元器件之间的接触而导致短路的风险,从而有助于设备的安全运行。
新产品已于2022年11月开始暂以月产1,000万个(样品价格100日元/个,不含税)的规模投入量产。另外,新产品已经开始通过电商进行销售,通过Oneyac,Sekorm等电商平台均可购买。
ROHM将继续开发导通电阻更低、尺寸更小的产品,通过进一步提高各种小型设备的效率,来为解决环保等社会课题贡献力量。


<新产品的主要特性>
| 产品型号 | 数据表 |
漏-源间电压 [V] |
漏极电流 VGS=4.5V [A] |
导通电阻
VGS=4.5V (Typ.)[mΩ] |
栅极-漏极间电荷量 VGS=4.5V (Typ.)[nC] |
封装 [mm] |
|
RA1C030LD |
|
20.0 | 3.0 | 80.0 | 0.2 |
![]() DSN1006-3 (1.0mm×0.6mm×0.22mm) |
<应用示例>
◇无线耳机等可听戴设备
◇智能手表、智能眼镜、运动相机等可穿戴设备
◇智能手机
此外,还适用于其他各种轻薄小型设备的开关应用。
<电商销售信息>

起售时间:2022年11月开始
在其他电商平台也将逐步发售。
<术语解说>
*1) Nch MOSFET
通过向栅极施加相对于源极为正的电压而导通的MOSFET。
相比Pch MOSFET,其漏源间的导通电阻更小,因此可减少常规损耗。
*2) 晶圆级点点taptap安卓尺寸封装
一种在整片晶圆上形成引脚并进行布线等,然后再切割得到单个成品点点taptap安卓的超小型封装形式。与将晶圆切割成单片后通过树脂模塑形成引脚等的普通封装形式不同,这种封装可以做到与内部的半导体点点taptap安卓相同大小,因此可以缩减封装的尺寸。
*3) 导通电阻
MOSFET导通时漏极和源极之间的电阻值。该值越小,导通时的损耗(功率损耗)越少。
*4) Qgd(栅极-漏极间电荷量)
MOSFET开始导通后,栅极和漏极间的电容充电期间的电荷量。该值越小,开关速度越快,开关时的损耗(功率损耗)越小。
此文章来自罗姆官网
智能功率器件(Smart Power Device)导通电阻与电流检测精度随老化退化,易引发损耗上升与过流误判。本文提出基于在线状态监测的联合评估方法,通过特征提取与数据融合实现早期诊断,解决传统维护滞后痛点。
降压型DC-DC转换器(Buck Converter)的效率受开关、导通与静态损耗共同制约。传统手动环路整定难以兼顾瞬态响应与轻载效率。通过AI辅助环路整定建立损耗模型与多目标优化算法,可实现开关导通损耗与轻载效率协同,解决全负载范围高效运行难题。
快速恢复二极管的反向恢复电荷与散热热阻直接决定开关电源的损耗与结温。针对传统离线测定无法反映器件真实运行状态的痛点,本文提出基于数字孪生的协同在线预测方法。该方法通过运行数据驱动,实现Qrr与Rth的联合实时评估,为功率半导体器件智能运维提供核心技术支撑。
碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)是提升电动汽车续航里程的核心器件。针对其在高温工况下导通电阻退化导致电驱动系统(EDU)效率下降的问题,本文系统阐明高温导通电阻退化机理,提出器件工艺优化与系统协同抑制机制,构建可靠性保障体系,为电动汽车高效运行提供技术支撑。
达林顿晶体管(Darlington Transistor)在大电流驱动中面临高饱和压降(Vce(sat))引发的功耗激增与结温(Tj)超限问题。通过优化基极驱动、匹配低热阻散热路径与实施动态降额,可实现压降与功耗平衡,确保热可靠性。传统设计常忽视压降热失效风险,剖析其平衡机理是功率驱动设计的前提。

.png)
