如图1a所示，当IO1发出低电平信号时，VGSQ1 < VTHQ1，因此MOSFET Q1保持关断状态。结果，正电压施加于功率MOSFET Q2的栅极上。通过上拉电阻R1，栅极电容CGQ2开始充电，使得栅极电压被拉至VDD的轨电压。
如果VDD > VTHQ2，则Q2导通，可以传导电流。当IO1输出高电平时，Q1导通，CGQ2通过Q1放电。这导致VDSQ1接近0V，使得VGSQ2 < VTHQ2，从而Q2关断。然而，这种设置存在一个问题，即在Q1导通状态下R1会产生功耗。
为了解决这个问题，可以使用pMOSFET Q3作为上拉器件，以与Q1互补的方式工作，如图1b所示。pMOS具有较低的导通电阻和非常高的关断电阻，从而大大降低了驱动电路中的功耗。为了控制边沿速率，在Q1的漏极和Q2的栅极之间添加一个小电阻。
使用MOSFET的另一个优点是它们易于在裸片上制造，而制造电阻则相对较困难。这种驱动功率开关栅极的特殊接口可以以单片集成电路（IC）的形式创建，该IC接收逻辑电平电压并产生更高功率的输出。通常，栅极驱动器IC还会包含其他内部电路来实现更多功能，但其主要用途是作为功率放大器和电平转换器。
栅极驱动器解决了提供适当栅极电压的问题，执行电平转换任务。然而，栅极电容无法瞬间改变其电压。因此，功率FET或IGBT在切换过程中具有非零的有限切换间隔时间。
在切换期间，器件可能会处于高电流和高电压状态，从而导致功耗和热量产生。因此，从一个状态到另一个状态的转换需要尽快完成，以缩短切换时间。为了实现这一点，需要提供高瞬态电流来快速充放电栅极电容。
能够在更长时间内提供或吸收更高栅极电流的驱动器将导致更短的切换时间，因此所驱动晶体管内的开关功耗也更低。
微控制器I/O引脚的拉电流和灌电流额定值通常为几十毫安，而栅极驱动器可以提供更高的电流。如图2所示，当使用微控制器I/O引脚以最大额定拉电流驱动功率MOSFET时，观察到较长的切换时间间隔。
采用ADuM4121隔离式栅极驱动器，如图3所示，转换时间大大缩短；当驱动同一功率MOSFET时，该驱动器相比微控制器I/O引脚能够提供更高的驱动电流。
图3. 有栅极驱动器的MOSFET导通转换
在许多情况下，由于数字电路可能透支电流，直接使用微控制器驱动较大功率的MOSFET或IGBT可能会导致控制器过热并损坏。栅极驱动器具有更高的驱动能力，支持快速切换，上升和下降时间只有几纳秒。这可以减少开关功耗，提高系统效率。因此，驱动电流通常被认为是选择栅极驱动器的重要指标。
与驱动电流额定值相关的是栅极驱动器的漏源导通电阻(RDS(ON))。理想情况下，MOSFET完全导通时的RDS(ON)值应为零，但由于其物理结构，该阻值通常在几欧姆范围内。这考虑了从漏极到源极的电流路径中的总串联电阻。
RDS(ON)是栅极驱动器最大驱动强度额定值的真正基础，因为它限制了驱动器可以提供的栅极电流。内部开关的RDS(ON)决定灌电流和拉电流，但外部串联电阻用于降低驱动电流，因此会影响边沿速率。
如图4所示，高端导通电阻和外部串联电阻EXT构成充电路径中的栅极电阻，而低端导通电阻和REXT构成放电路径中的栅极电阻。
RDS(ON)的大小直接影响驱动器内部的功耗。对于给定的驱动电流，RDS(ON)越小，可以使用更大的REXT值。功耗分布在REXT和RDS(ON)上，因此REXT值越大，意味着驱动器外部的功耗越高。
因此，在具有相同点点taptap安卓面积和尺寸的集成电路中，为了提高系统效率并减轻驱动器内部的热调节要求，较低的RDS(ON)值更好。
时序
栅极驱动器的时序参数对其性能评估至关重要。其中一个常见的时序规格是驱动器的传播延迟（tD），如图5所示，它定义了输入边沿传播到输出所需的时间。
如图5所示，上升传播延迟（tDHL）指的是输入边沿从升至输入高阈值（VIH）以上到输出升至最终值的10%以上所需的时间。
类似地，下降传播延迟（tDLH）可以定义为从输入边沿降至输入低阈值（VIL）以下到输出降至其高电平的90%以下所需的时间。上升沿和下降沿的输出转换传播延迟可能不同。
图5显示了信号的上升和下降时间。这些边沿速率受器件可提供的驱动电流的影响，但也取决于所驱动负载的特性，这在传播延迟计算中并未考虑。
另一个时序参数是脉宽失真（PWD），它表示同一器件的上升和下降传播延迟之间的差异。因此，脉宽失真(PWD) = |tDLH – tDHL|。
由于不同器件内部晶体管的不匹配，两个器件的传播延迟不会完全相同。这导致传播延迟偏差（tSKEW），它定义为在相同工作条件下，两个不同器件对相同输入作出响应时输出转换之间的时间差。
如图5所示，传播延迟偏差是指器件之间的偏差。对于具有多个输出通道的器件，这个规格的描述方式相同，但称为通道间偏差。传播延迟偏差通常无法在控制电路中进行补偿。
图6展示了ADuM4121栅极驱动器的典型配置，它与功率MOSFET结合使用，在半桥配置中适用于电源和电机驱动应用。在这种配置中，如果Q1和Q2同时导通，由于电源和接地引脚短路可能会发生直通现象。这可能会永久损坏开关甚至驱动电路。为了避免直通情况，必须在系统中插入一个死区时间，从而大大降低两个开关同时导通的可能性。
在死区时间间隔内，两个开关的栅极信号保持低电平，理想情况下，开关处于关断状态。如果传播延迟偏差较小，则所需的死区时间较短，控制变得更加可预测。较小的偏差和较短的死区时间可以使系统运行更加平稳且更高效。
.jpg)
