BD9V100MUF-C:以2MHz实现业界最高降压比的DC/DC转换器IC
ROHM开发出以2MHz开关频率实现业界最高降压比的DC/DC转换器IC“BD9V100MUF-C”,并已于2017年6月开始出售样品,于2017年12月投入量产。
从2016年的CEATEC起,BD9V100MUF-C就开始亮相展示会等诸多场合,并由工程师进行技术演示,对产品开发进行宣传。由于本产品的问世受到了高度关注,Tech Web很快就在TECH INFO的“来自工程师的声音”栏目以“可从48V直接降压到3.3V的DC/DC转换器IC”为题,发布了“Part 1:能从48V直接降压到3.3V吗?”和“Part 2:简化48V混合动力系统的电源,降低损耗”两篇报道。
在本文中将介绍正式发布的BD9V100MUF-C的规格和特点。此前的报道中提到的基本功能和特点基本上没有改变,不过当时的规格和标准值还属于暂定阶段,最终还是略有变更的。技术规格书的初版现已正式发布,如欲了解详细内容,还请参阅技术规格书。
支持车载应用,以2MHz实现业界最高降压比的同步整流式降压DC/DC转换器IC
BD9V100MUF-C是内置MOSFET的同步整流式降压DC/DC转换器IC。产品搭载了利用超高速脉冲控制电路和高耐压BiCDMOS工艺技术优势等开发而成的超高速脉冲控制技术“Nano Pulse Control®”,从而实现了电源IC领域全球最小*的开关导通时间9ns,以及24:1的业界最高降压比。
在2MHz工作条件下,可将高达60V的高输入电压降至车载ECU用的5V或3.3V(最小2.5V)的低电压。在轻度混合动力汽车的48V电源系统等中,可使现有的两步降压变为一步降压。DC/DC转换器仅需一个电路即可,因此不仅可使元器件数量减半,还有助于电源系统的简化。
首先来看作为电源IC的基本特点和规格。输入电压范围为16V~60V,输出范围为0.8V~5.5V、1A max。开关频率专门为车载应用设计,采用不影响AM广播频段(最大1.84MHz)的1.9MHz~2.3MHz频段。决定降压比的最小开关导通时间为9ns typ、20ns max。这是BD9V100MUF-C最重要的亮点。如右图所示,现有产品并未达到这个水平。

除软启动外,还具备各种保护功能,应用电路采用支持高电压、且标准的同步整流式电路。还内置功率MOSFET,所以可以极大地节省设计时间与精力。

作为支持车载应用的产品,满足AEC-Q100(Grade 1)标准,封装也采用可润湿侧翼。关于可润湿侧翼,将另外进行详细介绍。
下面是特点和推荐工作条件:
BD9V100MUF-C 特点
・2.1MHz工作,可直接从60V转换为3.3V
・满足AEC-Q100标准(Grade 1)
・最小开关导通时间 20ns(max)
・同步整流方式
・软启动功能
・电流模式控制
・过电流保护功能
・防止输入低电压误动作功能
・防止输入过电压误动作功能
・温度保护功能
・内置输出过电压保护功能
・负载短路保护功能
・可润湿侧翼QFN封装
推荐工作条件
・工作电源电压:16V~60V
・工作环境温度:-40~+125℃
・输出电压:0.8V~5.5V
・最小开关导通时间*1:9ns typ,20ns max
・输出电流:0~1A
・开关频率:
1.9MHz min,2.1MHz typ,2.3MHz max
・输入电容器容值*2:1.2 µF min
・开关频率设置电阻值*3:
6.9kΩ、7.5kΩ、8.1 kΩ
*1:输出电流0.5A时的值。未全数进行出货检査。
*2:推荐陶瓷电容器。
*3:对应开关频率的min、typ、max。
智能功率器件(Smart Power Device)导通电阻与电流检测精度随老化退化,易引发损耗上升与过流误判。本文提出基于在线状态监测的联合评估方法,通过特征提取与数据融合实现早期诊断,解决传统维护滞后痛点。
降压型DC-DC转换器(Buck Converter)的效率受开关、导通与静态损耗共同制约。传统手动环路整定难以兼顾瞬态响应与轻载效率。通过AI辅助环路整定建立损耗模型与多目标优化算法,可实现开关导通损耗与轻载效率协同,解决全负载范围高效运行难题。
快速恢复二极管的反向恢复电荷与散热热阻直接决定开关电源的损耗与结温。针对传统离线测定无法反映器件真实运行状态的痛点,本文提出基于数字孪生的协同在线预测方法。该方法通过运行数据驱动,实现Qrr与Rth的联合实时评估,为功率半导体器件智能运维提供核心技术支撑。
碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)是提升电动汽车续航里程的核心器件。针对其在高温工况下导通电阻退化导致电驱动系统(EDU)效率下降的问题,本文系统阐明高温导通电阻退化机理,提出器件工艺优化与系统协同抑制机制,构建可靠性保障体系,为电动汽车高效运行提供技术支撑。
达林顿晶体管(Darlington Transistor)在大电流驱动中面临高饱和压降(Vce(sat))引发的功耗激增与结温(Tj)超限问题。通过优化基极驱动、匹配低热阻散热路径与实施动态降额,可实现压降与功耗平衡,确保热可靠性。传统设计常忽视压降热失效风险,剖析其平衡机理是功率驱动设计的前提。
.png)
