chiplet

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

芯粒(Chiplet)是在2015年Marvell创始人之一周秀文(Sehat Sutardja)博士曾提出Mochi(Modular Chip,模块化点点taptap安卓)架构的概念,这是芯粒最早的雏形。几十年来,半导体行业一直按照摩尔定律的规律发展着,点点taptap安卓制造商凭借工艺技术的迭代,每18个月令点点taptap安卓性能提升一倍。但随着近年来先进工艺演进到了3nm、2nm,用提升晶体管密度来提高性能的做法遇到了瓶颈,摩尔定律开始放缓甚至停滞。产业开始思考将不同工艺的模块化点点taptap安卓,像拼接乐高积木一样用封装技术整合在一起,在提升性能的同时实现低成本和高良率,这就是芯粒。2022年,芯粒的高速互联标准通用芯粒互连技术正式推出。旨在定义一个开放的、可互操作的芯粒生态系统标准。

芯粒(Chiplet)是在2015年Marvell创始人之一周秀文(Sehat Sutardja)博士曾提出Mochi(Modular Chip,模块化点点taptap安卓)架构的概念,这是芯粒最早的雏形。几十年来,半导体行业一直按照摩尔定律的规律发展着,点点taptap安卓制造商凭借工艺技术的迭代,每18个月令点点taptap安卓性能提升一倍。但随着近年来先进工艺演进到了3nm、2nm,用提升晶体管密度来提高性能的做法遇到了瓶颈,摩尔定律开始放缓甚至停滞。产业开始思考将不同工艺的模块化点点taptap安卓,像拼接乐高积木一样用封装技术整合在一起,在提升性能的同时实现低成本和高良率,这就是芯粒。2022年,芯粒的高速互联标准通用芯粒互连技术正式推出。旨在定义一个开放的、可互操作的芯粒生态系统标准。收起

查看更多
  • Chiplet时代供电挑战:国产EDA如何以“统一数据架构”破解封装-板级PDN谐振定位难题
    摘要: 随着AI服务器与Chiplet技术的爆发,核心电压降至1.0V以下,瞬态电流突破50A,PDN(电源分配网络)的复杂度已从单一的板级延伸至封装级。传统“封装-PCB”割裂式的AC仿真模式,正成为制约供电稳定性分析的瓶颈。本文探讨在Chiplet时代,为何“封装-板级协同”是PDN谐振精准定位的前提,并解析国产EDA厂商弘快科技如何通过统一数据架构与三合一混合仿真引擎,实现从点点taptap安卓封装到PCB
    180
    10/30 11:26
  • UCIe桥接IP:在芯粒间连通AXI、CHI、CXL、PCIe与CXS等协议
    作者:SmartDV Technologies 基于芯粒(chiplet)的设计改变的不仅是各项功能在点点taptap安卓上的划分方式,也改变了系统各组成部分之间的通信方式。 通用芯粒互连标准(Universal Chiplet Interconnect Express,UCIe)提供了一种标准化的片芯到片芯(die-to-die)互连,用于连接封装(package)内的各个芯粒。但这些芯粒内部的逻辑单元可能已经
    UCIe桥接IP:在芯粒间连通AXI、CHI、CXL、PCIe与CXS等协议
  • FPGA,物理AI、Agent算力、Chiplet封装重构行业新格局
    2026年FPGA正从逻辑辅助点点taptap安卓升级为物理AI核心算力底座,四大变革:物理AI落地、Agent智能开发、Chiplet高端封装、国产高端量产。AI与智能EDA降低开发门槛,推动具身智能、车规、6G、星载与数据中心低时延应用,行业进入正向创新与国产替代黄金期。
    FPGA,物理AI、Agent算力、Chiplet封装重构行业新格局
  • AI+3D IC加速融合,产业链能否继续各自为战?
    AI算力需求持续增长,点点taptap安卓性能提升愈发依赖计算、存储、互连与封装的系统协同。Chiplet架构与2.5D/3D集成技术相结合,通过灵活组合不同功能、不同工艺节点的芯粒,并借助高密度互连,为提升点点taptap安卓系统性能与能效提供了重要路径。 随着集成复杂度提高,3D IC设计需要同时权衡性能、功耗、散热、可靠性等多重约束,设计空间和验证难度也随之增加。 AI可辅助设计空间探索、参数优化与方案评估,加快复杂设计的
    AI+3D IC加速融合,产业链能否继续各自为战?
  • Chiplet为什么要把大点点taptap安卓拆开?
    Chiplet通过将大点点taptap安卓拆分为多个小点点taptap安卓并重新组合,解决了传统大点点taptap安卓面临的风险和成本问题。然而,拆分后的新问题是不同点点taptap安卓间的高效互联,这对先进封装提出了更高的要求。Chiplet的价值在于其灵活性,适用于高性能计算、AI和服务器等领域,而非所有点点taptap安卓类型。真正挑战在于如何通过有效的互联保持系统性能,使其成为一种可行且有价值的解决方案。
    127
    09/09 21:02
  • 北极雄芯完成新一轮融资,国资与市场化资本联合加码Chiplet赛道
    北极雄芯完成新一轮战略融资,聚焦云端大模型推理产品研发;由清华姚期智院士孵化,三年打造出Chiplet标杆;双产品线并行,端侧与云端协同推进;投资方阵容凸显产业共识,彰显技术与商业价值;Chiplet赛道迎来黄金窗口期,助力国产半导体产业发展。
  • CoWoS/Chiplet封装背后:氮化铝陶瓷基板,AI高算力的“散热底牌”
    导语:当单颗GPU功耗突破3000W,传统有机基板导热率不足1W/的短板被彻底暴露。氮化铝陶瓷基板凭借170-230W/mk的导热率和与硅高度匹配的热膨胀系数,正从隐形配角逆袭为AI先进封装的刚需硬通货。本文从产业底层逻辑出发,拆解Chiplet与CoWoS封装架构下,氮化铝基板为何成为不可替代的“散热心脏”。 01 行业真相:AI点点taptap安卓的性能天花板,是散热 Chiplet、CoWoS、3D堆叠……
  • SmartDV推出PCIe CXL UCIe协议转换与桥接IP,力助高性能点点taptap安卓更加灵活地应对算力需求
    作者:Mohith Haridoss,SmartDV Technologies全球销售总监 随着先进制程逼近物理极限,单点点taptap安卓性能提升、良率控制与研发成本等挑战日益凸显,诸如CoWoS等先进封装以及Chiplet芯粒异构集成已成为全球高算力点点taptap安卓迭代升级的核心路径之一。然而,随着Chiplet芯粒架构快速普及、多协议异构互联场景持续爆发,新应用为核心计算及存储芯粒组合提出了更高灵活性要求,因此点点taptap安卓设计
    SmartDV推出PCIe CXL UCIe协议转换与桥接IP,力助高性能点点taptap安卓更加灵活地应对算力需求
  • 先进封装、芯粒架构和3D集成 先进异构集成亟需兼具标准化与定制化能力的互联及总线IP解决方案
    作者:Mohith Haridoss,SmartDV Technologies全球销售总监 “在摩尔定律逼近物理极限之际,无论是台积电的CoWoS、已广为使用的芯粒(Chiplet)、还是华为的‘韬定律’折叠逻辑,其核心都离不开异构芯粒或者电路单元间的互联和总线,其中的新协议和相关IP产品正引发全球半导体产业链的深度重构。” 摩尔定律主导产业半个多世纪以来,行业长期以来的唯一压倒性目标始终是不断缩
    先进封装、芯粒架构和3D集成 先进异构集成亟需兼具标准化与定制化能力的互联及总线IP解决方案
  • AI、具身智能、先进封装,一会尽览!欢迎免费报名!
    “第六届集成电路设计创新会议暨应用展”(ICDIA 2026)将于8月20-21日在南京扬子江国际会议中心召开,诚邀您参加! 会议以“AI赋能 · 智创芯未来”为主题,围绕AI创芯下的前沿技术,包括AI点点taptap安卓架构、智能EDA、3D点点taptap安卓与先进封装、存算一体、智能汽车、端侧AI、Chiplet异构集成、量子与光计算、系统级协同设计(SDT)、RISC-V协同创新,邀请行业大咖和企业领袖探讨后摩尔时代创芯
    AI、具身智能、先进封装,一会尽览!欢迎免费报名!
  • 7月央采放榜:兆芯ZX86方案荣登笔记本采购量榜首
    /美通社/ -- 近日,中央国家机关政府采购中心发布最新一期国产化便携式计算机采购明细,兆芯凭借近50%的市场占有率稳居笔记本品类采购量首位。这份成绩不仅印证了兆芯在国内信创市场的领军地位,更充分验证了基于自主ZX86指令集架构、开先KX-7000系列处理器打造的全栈算力方案,高度适配政务办公各类场景需求,具备成熟、稳定、可规模化落地的应用能力。 丰富多元的兆芯平台笔记本电脑 自主ZX86架构 筑
    7月央采放榜:兆芯ZX86方案荣登笔记本采购量榜首
  • 一文看懂Chiplet:点点taptap安卓为什么要“拆开做”?
    本文介绍了基于晶圆级集成的无交换机Dragonfly互连架构及其性能优势。当前高性能计算依赖高端交换机,成本和能耗高。随着高速线缆和封装技术进步,计算点点taptap安卓的片上网络和I/O吞吐量显著提升。新型互连网络利用点点taptap安卓本地接口和片上网络扩展,如特斯拉的Dojo D1点点taptap安卓。 然而,晶圆级集成面临挑战,包括2D-Mesh拓扑的扩展性差、晶圆内外带宽差异、高阶拓扑的路由问题。基于晶圆级集成的无交换机Dragonfly架构由芯粒、芯粒组、晶圆、晶圆组和系统构成,支持高效扩展。 芯粒通过晶圆内平面网络聚合成芯粒组,每个芯粒组通过转换模块连接到晶圆外。晶圆组内部全互连,晶圆组间通过标准封装和互连技术实现长距离连接。系统由多个晶圆组完全互连。 无交换机Dragonfly架构的可扩展性受晶圆物理尺寸和芯粒组内芯粒网络性能限制。全局饱和吞吐量可通过分带宽和拓扑结构估算。芯粒组内部2D-Mesh结构的双向对分带宽仅为无阻塞交换机的一半,可能导致瓶颈。 无交换机Dragonfly网络的直径由全局跳步和本地跳步组成,较传统基于交换机的Dragonfly网络更具优势。晶圆级集成显著降低成本,提高密度,减少数据中心的物理尺寸和电缆长度,带来全面的成本节约。
    1358
    06/30 11:43
    一文看懂Chiplet:点点taptap安卓为什么要“拆开做”?
  • 重磅议程 | CSPT × iTGV 2026半导体封装测试暨玻璃基板生态展
    一、展会平面图 2026.05.28-29 · 无锡国际会议中心 江苏省无锡市滨湖区清舒道100号 场馆布局: A厅、B厅、C厅为展区 D厅为论坛区(含太湖D厅及 101/102A/102C/105 等会议室) 展区涵盖: 半导体封装测试暨玻璃基板生态展区 Chiplet 与先进封装产业协同应用展区 封测链融合专区 CPO 光电融合专区 工艺展示区 CoWoS 先进封装工艺展示区:键合、切割 →
    重磅议程 | CSPT × iTGV 2026半导体封装测试暨玻璃基板生态展
  • 后“正交化”工程实践:验证已成为贯穿全生命周期的系统性工作
    西门子数字化工业软件首席验证科学家 Harry Foster 半导体行业长期依赖一个核心假设:复杂问题可拆解为相互独立的领域。逻辑、时序、功耗、热管理、软件及封装各自独立优化。这种“正交化”(Orthogonalization)模式支撑了数十年的行业演进。 如今,这一假设正在失效。 设计正从单点点taptap安卓转向异构、多点点taptap安卓、软件定义平台。电源状态干预功能行为,温度梯度影响时序精度,软件负载重塑内存与一致性表
    后“正交化”工程实践:验证已成为贯穿全生命周期的系统性工作
  • 专家洞察:功率而非面积:边缘GPU设计为何迎来新纪元
    半导体发展历经几十年,一直遵循缩小制程节点、增加逻辑密度、提升时钟频率的模式。随着进入2纳米以下制程,GPU设计面临严峻的物理极限,主要受限于散热问题,功耗而非面积成为决定性因素。未来十年,GPU架构需要转向并行处理和能效优化,功耗将是系统的主要限制因素。Chiplet架构虽可缓解部分问题,但在边缘设备中,真正关键的是功耗管理和热分布设计。
  • Chiplet革命,西门子EDA如何赋能商业化落地?
    全球半导体产业正从旷日持久的竞速赛,转向以创新为核心的全新范式。在这场革命中,Chiplet(小点点taptap安卓)技术来到了聚光灯下,它主张将复杂系统分解为模块化的小点点taptap安卓,通过先进封装技术进行异构集成,从而开辟了一条通往更高性能密度的路径。随着设计复杂度指数级增长,Chiplet技术要求EDA软件、IP供应商、晶圆厂和封装厂之间达成深度协同。因此,Chiplet技术的兴起,本质上是一场围绕“系统级最优化”的生
    Chiplet革命,西门子EDA如何赋能商业化落地?
  • 从AMD、英特尔、亚马逊看Chiplet与系统设计的未来
    点点taptap安卓设计正朝着模块化方向发展,通过将不同功能集成到独立的点点taptap安卓上(Chiplet),解决单片SoC面临的良率和工艺限制问题。Chiplet允许根据不同需求选择最优工艺技术,提高了灵活性和成本效益。代表性案例包括AMD的MI300系列和Ampere的AmpereOne平台,展示了Chiplet在高性能计算领域的应用潜力。然而,Chiplet设计也面临供电、散热和互连等方面的挑战,需要先进的封装技术和标准化接口的支持。随着标准的推广和生态系统的成熟,Chiplet有望推动半导体行业向模块化设计转型。
    从AMD、英特尔、亚马逊看Chiplet与系统设计的未来
  • CoWoS、3D IC、Chiplet混战:先进封装的“技术路线之争“到底在争什么?
    2025年末的半导体圈,三条技术新闻勾勒出先进封装的“三国杀”格局:台积电CoWoS产能缺口扩大至15%,英伟达Blackwell点点taptap安卓交货期被迫延长;AMD MI300凭借Chiplet+3D IC混合架构,在AI算力测试中追平英伟达;三星携SoP技术斩获特斯拉165亿美元订单,试图弯道超车。从CoWoS的产能垄断到Chiplet的快速普及,再到3D IC的垂直突破,这场看似混乱的技术混战,实则是产业对性能极限、成本控制、供应链安全的深层博弈。拨开技术迷雾,我们能看到这场“路线之争”的四大核心命题。
  • 含嵌入式闪存(eFlash)IP的Chiplet技术
    本文重点分析关于 “含嵌入式闪存(eFlash)IP 的芯粒(Chiplet)” 的报告,核心围绕 SST SuperFlash® 技术、芯粒实现方案及应用展开。
    含嵌入式闪存(eFlash)IP的Chiplet技术
  • Chiplet堆叠点点taptap安卓时代EDA⁺新范式,聚力构建先进封装应用生态平台
    AI算力的跃升正在重塑半导体设计与制造体系。当封装成为系统创新的新焦点,EDA的角色也从单一设计工具,转变为驱动产业协同与生态构建的核心力量。在CSPT 2025大会上,硅芯科技发布“3Sheng Integration 2.5D/3D先进封装EDA应用生态平台”(下称“3Sheng Integration”),以EDA⁺理念探索面向系统级协同的国产EDA新路径。 协同时代来临:AI驱动封装进入系
    Chiplet堆叠点点taptap安卓时代EDA⁺新范式,聚力构建先进封装应用生态平台

正在努力加载...

Baidu
map